

双栅器件的跨导和漏导*

董 忠

(成都电讯工程学院, 成都)

摘要 本文将双栅 MOSFET 考虑成四极器件, 以电流连续、电压守恒为基础, 讨论了其跨导和漏导特性。所提出的分析求解方法, 可推广到任何双栅结构器件。结果表明, 此方法不仅简洁、适用性广; 而且物理概念清楚, 将三极器件和四极器件的特性联系了起来, 自然地引出了双栅器件特有的耦合概念。对于所选取的单栅模型, 跨导、漏导的计算值和实验值符合良好。

关键词 晶体管; FET; 跨导; 漏导

1. 引言

双栅器件作为一种多用途、高性能器件已越来越受到人们的重视。特别是双栅 MOSFET 和双栅 (GaAs) MESFET, 不仅对其器件特性已作了比较深入的研究, 而且各种实用电路也已设计出来了, 甚至已经用到了集成电路中^[1-3]。但是, 由于研究双栅器件的结构特性有赖于对单栅结构器件研究的深入, 所以目前人们基本上还是将其作为一个三极结构器件来考虑。尽管有人曾试图从四极结构器件的角度来考虑, 但仅有一个概念, 并且对表征这种器件应用特性的漏导和跨导, 在理论上还没有进行过研究^[4]。本文提出了用分立组合法来分析双栅结构器件的跨导和漏导, 得到了优良的解析表达式, 并与实验结果符合良好。

2. 基本方程、跨导 (g_{m1S} , g_{m2S}) 和漏导 (g_{ds}) 的推导

双栅 MOSFET 的结构截面图如图 1(a) 所示。很显然这种四极结构器件简单地可以看成是两个三极结构器件的串联, 如图 1(b) 所示。为了分析方便, 我们略去两栅之间的间隙区内沿 x 方向的电位变化, 并设该点电压(内点电压)为 V_{D1} , 如图 2 所示。则由于电位守恒, 对漏源电压有

$$V_{DD1} + V_{D1S} = V_{DS},$$

通常源端电位为 0, 即

$$V_{DD1} + V_{D1} = V_D \quad (1)$$

同时, 电流连续条件要求 FET1 的电流应与 FET2 的相等, 故有

$$I_{D1} = I_{D2} = I_D \quad (2)$$

跨导描述的是栅压的变化控制漏源电流的能力, 故在双栅结构器件中, 跨导需要两个参量 g_{m1S} , g_{m2S} 来描述; 而漏导仍可只用一个参量 g_{ds} 来描述, 按照定义

* 1986年10月21日收到, 1987年8月5日修改定稿。





图1 双栅器件的结构(a)和分析模型(b)




图2 各电压参量的物理意义

$$g_{m1S} = \frac{\partial I_D}{\partial V_{G1S}}, \quad g_{m2S} = \frac{\partial I_D}{\partial V_{G2S}}, \quad g_{ds} = \frac{\partial I_D}{\partial V_{DS}}$$

在双栅中,即使使用最简单的单栅模型,要求出 $I_D (I_{D1}, I_{D2})$ 或 V_{D1} 的解析表达式也十分困难。在采用增量方法计算时,要求出准确值又很不易。因此,无法直接求解。

另一方面,无论在什么工作状态下,电流都可以表示为如下的函数形式

$$I_{D1} = I_{D1}(V_{G1} - V_{T1}, V_{D1})$$

$$I_{D2} = I_{D2}(V_{G2} - V_{T2}, V_{DD1})$$

并且阈值电压

$$V_{T1} = V_{FB} + 2\phi_{FP} + \sqrt{2\epsilon q N_A} \sqrt{2\phi_{FP}} / C_{ox} \quad (3)$$

$$V_{T2} = V_{FB} + 2\phi_{FP} + V_{D1} + \sqrt{2\epsilon q N_A} \sqrt{2\phi_{FP} + V_{D1}} / C_{ox}$$

为了讨论方便, V_{T2} 中的最后一项在对 V_{D1} 微分时保持为零。

(1) g_{ds} (条件: V_{G1}, V_{G2} 固定)

$$g_{ds} = \frac{\partial I_D}{\partial V_D} = \frac{\partial I_{D1}}{\partial V_{D1}} \cdot \frac{\partial V_{D1}}{\partial V_D} = g_{d1}^* \frac{\partial V_{D1}}{\partial V_D}$$

这里, g_{d1}^* 是 FET 1 作为单栅时的漏导,则有

$$\frac{\partial V_{D1}}{\partial V_D} = \frac{g_{ds}}{g_{d1}^*} \quad (4)$$

另一方面,

$$\begin{aligned} \Delta I_{D2} &= \frac{\partial I_{D2}}{\partial (V_{G2} - V_{T2})} \Big|_{V_{DD1}} \Delta (V_{G2} - V_{T2}) + \frac{\partial I_{D2}}{\partial V_{DD1}} \Big|_{V_{G2}-V_{T2}} \Delta V_{DD1} \\ &= \frac{\partial I_{D2}}{\partial V_{T2}} \Big|_{V_{DD1}} \frac{\partial V_{T2}}{\partial V_D} \Delta V_D + g_{d2}^* \frac{\partial V_{DD1}}{\partial V_D} \Delta V_D \end{aligned} \quad (5)$$

$g_{d2}^* = \partial I_{D2} / \partial V_{DD1} \Big|_{V_{T2}}$ 表示 FET 2 作为单栅时的漏导,则

$$g_{ds} = \frac{\Delta I_{D2}}{\Delta V_D} = \frac{\partial I_{D2}}{\partial V_{T2}} \Big|_{V_{DD1}} \frac{\partial V_{T2}}{\partial V_D} + g_{d2}^* \frac{\partial V_{DD1}}{\partial V_D}$$

注意到表达式 $\partial V_{T2} / \partial V_D = \partial V_{D1} / \partial V_D$ 和(4)式,

$$g_{ds} = \frac{\partial I_{D2}}{\partial V_{T2}} \Big|_{V_{DD1}} \frac{g_{ds}}{g_{d1}^*} + g_{d2}^* \frac{\partial V_{DD1}}{\partial V_D}$$

由此

$$\frac{\partial V_{DD1}}{\partial V_D} = \frac{g_{ds}}{g_{d2}^*} \left(1 - \frac{\partial I_{D2}}{\partial V_{T2}} / g_{d1}^* \right) \quad (6)$$

由于 $\partial V_{D1}/\partial V_D + \partial V_{DD1}/\partial V_D = 1$, (4), (6)两式相加可求得

$$g_{ds} = \left[\frac{1}{g_{d1}^*} + \frac{1}{g_{d2}^*} + \frac{\left(-\frac{\partial I_{D2}}{\partial V_{T2}} \right)}{g_{d1}^* \cdot g_{d2}^*} \right]^{-1}$$

此式的物理意义很明显,整个器件的漏导由三部份组成,即两个 FET 各自作为单栅时的漏导,另一项表示两个 FET 之间的相互作用。

(2) g_{m1S} (条件: V_{G2}, V_D 一定)

$$\Delta I_{D1} = \frac{\partial I_{D1}}{\partial V_{G1}} \Big|_{V_{D1}} \Delta V_{G1} + \frac{\partial I_{D1}}{\partial V_{D1}} \Big|_{V_{G1}} \Delta V_{D1} = g_{m1}^* \Delta V_{G1} + g_{d1}^* \Delta V_{D1}$$

这里, g_{m1}^* 表示 FET 1 作为单栅时的跨导。则

$$g_{m1S} = \frac{\Delta I_{D1}}{\Delta V_{G1}} = g_{m1}^* + g_{d1}^* \frac{\partial V_{D1}}{\partial V_{G1}} \quad (7)$$

同时

$$\begin{aligned} \Delta I_{D2} &= \frac{\partial I_{D2}}{\partial V_{T2}} \Big|_{V_{DD1}} \Delta V_{T2} + \frac{\partial I_{D2}}{\partial V_{DD1}} \Big|_{V_{T2}} \Delta V_{DD1} \\ &= \frac{\partial I_{D2}}{\partial V_{T2}} \Big|_{V_{DD1}} \frac{\partial V_{T2}}{\partial V_{DD1}} \frac{\partial V_{DD1}}{\partial V_{G1}} \Delta V_{G1} + g_{d2}^* \frac{\partial V_{DD1}}{\partial V_{G1}} \Delta V_{G1} \end{aligned}$$

注意到 V_D 不变,有 $\partial V_{T2}/\partial V_{DD1} = -1$, $\partial V_{DD1}/\partial V_{G1} = -\partial V_{D1}/\partial V_{G1}$, 所以

$$g_{m1S} = \frac{\Delta I_{D2}}{\Delta V_{G1}} = \left(\frac{\partial I_{D2}}{\partial V_{T2}} \Big|_{V_{DD1}} - g_{d2}^* \right) \frac{\partial V_{D1}}{\partial V_{G1}}$$

将其代入(7)式可得

$$g_{m1S} = g_{m1}^* \left(1 + \frac{g_{d1}^*}{g_{d2}^* - \frac{\partial I_{D2}}{\partial V_{T2}} \Big|_{V_{DD1}}} \right)^{-1} \quad (8)$$

很显然,如果 FET 2 的影响很小,则可将其看作是一修正项,此时双栅结构器件的跨导 g_{m1S} 仍具有单栅结构器件的形式。

(3) g_{m2S} (条件: V_{G1}, V_D 为常数)

$$g_{m2S} = \frac{\partial I_{D1}}{\partial V_{G2}} = \frac{\partial I_{D1}}{\partial V_{D1}} \cdot \frac{\partial V_{D1}}{\partial V_{G2}} = g_{d1}^* \frac{\partial V_{D1}}{\partial V_{G2}} \quad (9)$$

另一方面,

$$\begin{aligned} g_{m2S} &= \frac{\partial I_{D2}}{\partial V_{G2}} = \frac{\partial I_{D2}}{\partial V_{G2}} \Big|_{V_{T2}, V_{DD1}} + \frac{\partial I_{D2}}{\partial V_{T2}} \Big|_{V_{DD1}} \frac{\partial V_{T2}}{\partial V_{G2}} + \frac{\partial I_{D2}}{\partial V_{DD1}} \Big|_{V_{T2}} \frac{\partial V_{DD1}}{\partial V_{G2}} \\ &= g_{d2}^* - \left(g_{d2}^* - \frac{\partial I_{D2}}{\partial V_{T2}} \Big|_{V_{DD1}} \right) \frac{\partial V_{D1}}{\partial V_{G2}} \end{aligned}$$




将(9)式代入上式,则

$$g_{m2S} = g_{d2}^* \left(1 + \frac{g_{d2}^* - \frac{\partial I_{D2}}{\partial V_{T2}} \Big|_{V_{DD1}}}{g_{d1}^*} \right)^{-1} \quad (10)$$

从前面导得的 g_{m1S} , g_{m2S} , g_{ds} 可以看出, 双栅 FET 的特性除了决定于两个单栅 FET 的单独特性外,还由于 $\partial I_{D2}/\partial V_{T2}|_{V_{DD1}}$ 的存在而多出了一项。可以认为此项是表征两个 FET 间的耦合作用。当耦合作用为零时,双栅 FET 的沟道电阻为两个 FET 各自

表 1 计算时所取参数

L_1 (μm)	L_2 (μm)	W_1 (μm)	W_2 (μm)	t_{ox} (\AA)	V_{T1} (V)	V_{T20} (V)	μ_0 ($\text{cm}^2/\text{V}\cdot\text{s}$)	θ	E_c (V/ μm)	α'	N_D (cm^{-3})
3.3	16.4	62.7	62.7	1400	4.3	4.7	200	0.03	10.0	6.5	1.5×10^{15}

图 3 g_{m1s} 的模型值与实验值的比较
——测试值 ……计算值图 4 g_{m2s} 的模型值与实验值的比较
——测试值 ……计算值图 5 g_{d1s} 的模型值与实验值的比较
——测试值 ……实验值

的沟道电阻的串联；但对跨导来说，一个 FET 的跨导要受另一个 FET 的调制，故一个 FET 对另一个 FET 的影响仍然存在。

3. 结果

为了考查以上讨论的正确性，我们采用文献[5]中的单栅模型及其计算方法，得到了如图 3, 4, 5 的结果。其中实验数据取自文献[4]，计算所用参数也同文献[4]，如表 1 所示。

图 3 和图 4 分别为 g_{m1s} 和 g_{m2s} 随 V_{G1} 的变化；图 5 是漏导 g_{d1s} 随 V_{G1} 的变化。显然，理论值与实验值在大部分范围内符合良好，个别区域有点偏差是由于分析时未考虑“栅诱导沟道长度调制效应”和将两栅之间的联系看成一线性电阻的缘故。事实上，对文献[4]的结构，在 L_1 很小时，仍将两栅之间的间隙区看成一线性电阻。简单地把 FET 1 的

漏和 FET 2 的源的电位取同一值 V_{D1} , 显然是较粗糙的。正如文献[6]所讨论的那样, 此时, 该间隙区的电位是变化的。

4. 结束语

本文提出了用电流电压特性分析双栅结构器件 g_{m1s}, g_{m2s}, g_{ds} 的方法——分立组合法。即在求解 g_{m1s}, g_{m2s}, g_{ds} 时, 可先看成是两个分立的单栅 FET, 并先求出单栅 FET 的特性, 然后再考虑将这两个 FET 的特性组合起来。这种组合的结果, 很自然地出现了两栅之间的耦合作用。用此方法, 讨论了 g_{m1s}, g_{m2s}, g_{ds} , 得到了非常简洁的、令人满意的双栅结构器件的跨导和漏导的解析表达式。虽然文中的讨论主要是针对双栅 MOSFET 的, 但显然对其它有类似结构的器件也适用。

深切感谢成都电讯工程学院唐茂成教授的热情指导和帮助。

参 考 文 献

- [1] K. V. Anand et al., *IEEE Proc Pt. I*, 129(1982), 58.
- [2] J. R. Scott, R. A. Minasian, *IEEE Trans. on MTT*, MTT-32(1984), 243.
- [3] J. Houthoff, T. H. Uittenbogaard, *Electronic Technology*, 17(1983), 146.
- [4] R. M. Barsan, *IEEE Trans. on ED*, ED-28(1981), 523.
- [5] 董忠, 双栅 MOSFET 直流特性的模拟和分析, 成都电讯工程学院硕士学位论文, 1986 年。
- [6] R. M. Barsan, et al., *IEEE J. of SC*, SC-17(1982), 626.

TRANSCONDUCTANCE AND DRAIN CONDUCTANCE OF DUAL-GATE FETs

Dong Zhong

(Chengdu Institute of Radio Engineering, Chengdu)

ABSTRACT The transconductances (g_{m1s}, g_{m2s}) and drain conductance (g_{ds}) of dual-gate FETs are evaluated by taking a dual-gate FET as a four-polar device based on current continuity and voltage conservation. This analytic method may be suitable for any kind of dual-gate FETs. The expressions of g_{m1s}, g_{m2s}, g_{ds} are quite clear in conception. The formulas set up the relations between single-gate FETs and dual-gate FETs, and lead to a special coupling idea of dual-gate devices. For the single-gate FET's model selected, there is a good agreement between calculated and experimental values of g_{m1s}, g_{m2s} and g_{ds} .

KEY WORDS Transistor; FET; Transconductance; Drain conductance