

三值维持阻塞 JKL 触发器的研究*

吴 浩 敏 庄 南

(杭州大学电子工程系, 杭州)

摘要 本文提出一种具有三轨输出的三值维持阻塞 JKL 触发器的设计, 经计算机逻辑模拟和通过测试由 TTL 门电路组成的实验电路表明, 该触发器能实现预定的逻辑功能。

关键词 多值逻辑; 触发器; 逻辑设计

一、引言

缺乏合适的、而又不复杂的存储单元, 曾经是多值逻辑研究的主要障碍之一^[1]。直到文献[2]提出具有三轨输出的三值主从 D 触发器、T 触发器和 JKL 触发器后, 才克服了上述障碍。然而, 作为一个完整的触发器系列, 还要有一组与之对应的维持阻塞触发器。为此, 文献[3]和文献[4]分别研究了与文献[2]相对应的三值维持阻塞 D 触发器和 T 触发器。本文根据目前对三值维持阻塞 JKL 触发器缺乏研究这一事实, 提出了三值维持阻塞 JKL 触发器的电路设计。该触发器必须具有如下特点: (1)与文献[3, 4]提出的 D 触发器和 T 触发器属同一系列。(2)与文献[2]提出的主从 JKL 触发器具有相同的次态方程。(3)激励输入不带任何约束条件。(4)电路结构比对应的主从 JKL 触发器简单。

二、三值逻辑的基本运算

设定在三值逻辑中, 常数、变量、函数 $\in \{0, 1, 2\}$, 基本单变量运算为

阙运算:

$$'x^i = \begin{cases} 0, & (X \neq i) \\ 2, & (X = i) \end{cases} \quad i \in \{0, 1, 2\}$$

反相运算: $\bar{x} = 2 - x$ (式中“-”为算术减)

基本的多变量运算为

与运算: $x \cdot y = \min(x, y)$

或运算: $x + y = \max(x, y)$

模 3 加运算: $x \oplus y = (x + y)_{\text{mod}-3}$ (式中“+”为算术加)

由与-或-阙运算为基本运算构成的三值代数系统与传统的与-或-非二值系统相对

1990 年 5 月 26 日收到。

* 国家自然科学基金资助课题。

应。该代数系统的基本性质、定理已为众所周知，在此仅重提与本文化简函数式有关的几个定理。

$$\text{定理 1 } {}^0X^0 \cdot {}^1X^1 = {}^0X^0 \cdot {}^2X^2 = {}^1X^1 \cdot {}^2X^2 = 0$$

$${}^0X^0 + {}^1X^1 + {}^2X^2 = 2$$

$$\text{定理 2 } {}^iX^i = {}^{i\oplus i}(x \oplus i) {}^{i\oplus i}, \quad i, j \in \{0, 1, 2\}$$

$$\text{定理 3 } f(x_1, x_2, \dots, x_n) = [f(0, x_2, \dots, x_n) \cdot {}^0X_1^0]$$

$$+ [f(1, x_2, \dots, x_n) \cdot {}^1X_1^1] + [f(2, x_2, \dots, x_n) \cdot {}^2X_1^2]$$

$$f(x_1, x_2, \dots, x_n) = [f(0, x_2, \dots, x_n) + {}^0\bar{X}_1^0]$$

$$\cdot [f(1, x_2, \dots, x_n) + {}^1\bar{X}_1^1] \cdot [f(2, x_2, \dots, x_n) + {}^2\bar{X}_1^2]$$

定理 3 表示了任意函数可以通过对变量的逐次分解使之具有最大项展开或者最小项展开的形式，此外，它还表示了同运算是实现组合函数的基本运算。

$$\text{定理 4 } X = {}^2X^2 + (1 \cdot {}^1X^1).$$

三、三值维持阻塞 JK 触发器的基本结构和工作原理

在二值数字系统中，逻辑功能最强的触发器是 JK 触发器，但维持阻塞 JK 触发器却不如维持阻塞 T 触发器和 D 触发器那样好^[5]。使用文献[5]指出的两种维持阻塞 JK 触发器时，必须附加约束条件，即输入信号不能在时钟脉冲期间发生变化。这是因为，当时钟前沿到来时，若 $J = K = 0$, S_D^* 和 R_D^* 没有进入维持状态，所以，在脉冲期间 J 或者 K 跳到高电平 1 时，电路就维持它对应的输出端为低电平。不带附加条件的维持阻塞 JK 触发器虽然也能设计出来，但因电路过于复杂，反而不如主从触发器易于理解^[5]。




图 1 三值维持阻塞 JK 触发器的结构

在本文维持阻塞 JK 触发器设计中，为了克服二值 JK 触发器中所存在的问题，满足引言中提出的四个特点，它的结构如图 1 所示。除译码器外，图中所有门电路均为二值门。该触发器由三轨 Latch、脉冲控制门、P 运算电路、译码器、维持阻塞线和预置线（图中未画出）组成。

三轨 Latch 的代数表示为

$$Q_+ = \bar{S}_2 + 1 \cdot \bar{S}_1 + S_0 \cdot S_1 \cdot Q, \quad (\bar{S}_0 \cdot \bar{S}_1 = \bar{S}_0 \cdot \bar{S}_2 = \bar{S}_1 \cdot \bar{S}_2 = 0)$$

其中 $S_i \in \{0, 2\}$, ($i = 0, 1, 2$)。当 $S_0 = S_1 = S_2 = 2$ 时，Latch 处于稳定的存储状态；当 $S_i = 0$ 时，Latch 置数为 $Q_+ = i$ 。

所以，当 $CL = 0$ 时， $S_0 = S_1 = S_2 = 2$ ，触发器处于存储状态，即 $Q_+ = Q$ 。在时钟脉冲从 0 跳到 2 的瞬间， $S_0 = {}^0\bar{P}^1$, $S_1 = {}^1\bar{P}^1$, $S_2 = {}^2\bar{P}^1$ ，上述三者中有一个且仅有一个为 0，这就克服了二值维持阻塞 JK 触发器中所存在的缺陷。此时，

$$Q_+ = {}^2P^2 + 1 \cdot {}^1P^1 + {}^0P^0 \cdot {}^1P^1 \cdot Q$$

并且通过触发器中的维持线和阻塞线,用 S_0, S_1, S_2 中瞬时出现的“0”,去控制一些门电路,使得在时钟脉冲期间不管 J, K, L 怎样变化,保持 S_0, S_1 , 和 S_2 的值不变。由此可见,该触发器只有在时钟脉冲的前沿操作。

四、 P 运算电路和译码器的设计

1. P 运算电路

为了与文献[2]提出的主从 JKL 触发器具有相同的次态方程,本文设

$$P = J \cdot {}^0Q^0 + (K \oplus 1) \cdot {}^1Q^1 + (L \oplus 2) \cdot {}^2Q^2$$

该式可分解为

$${}^0P = {}^0J^0 \cdot {}^0Q^0 + {}^0(K \oplus 1)^0 \cdot {}^1Q^1 + {}^0(L \oplus 2)^0 \cdot {}^2Q^2$$

$${}^1P = {}^1J^1 \cdot {}^0Q^0 + {}^1(K \oplus 1)^1 \cdot {}^1Q^1 + {}^1(L \oplus 2)^1 \cdot {}^2Q^2$$

$${}^2P = {}^2J^2 \cdot {}^0Q^0 + {}^2(K \oplus 1)^2 \cdot {}^1Q^1 + {}^2(L \oplus 2)^2 \cdot {}^2Q^2$$

因此,在时钟脉冲从 0 跳到 2 的瞬间,

$$\begin{aligned} Q_+ &= \bar{S}_2 + J \cdot \bar{S}_1 + S_0 \cdot S_1 \cdot Q = {}^2P^2 + 1 \cdot {}^1P^1 + {}^0\bar{P}^0 \cdot {}^1\bar{P}^1 \cdot Q \\ &= {}^2J^2 \cdot {}^0Q^0 + {}^2(K \oplus 1)^2 \cdot {}^1Q^1 + {}^2(L \oplus 2)^2 \cdot {}^2Q^2 \\ &\quad + 1 \cdot [{}^1J^1 \cdot {}^0Q^0 + {}^1(K \oplus 1)^1 \cdot {}^1Q^1 + {}^1(L \oplus 2)^1 \cdot {}^2Q^2] \\ &\quad + [{}^0J^0 \cdot {}^0Q^0 + {}^0(K \oplus 1)^0 \cdot {}^1Q^1 + {}^0(L \oplus 2)^0 \cdot {}^2Q^2] \\ &\quad \cdot [{}^1J^1 \cdot {}^0Q^0 + {}^1(K \oplus 1)^1 \cdot {}^1Q^1 + {}^1(L \oplus 2)^1 \cdot {}^2Q^2] \cdot Q \\ &= J \cdot {}^0Q^0 + (K \oplus 1) \cdot {}^1Q^1 + (L \oplus 2) \cdot {}^2Q^2 \end{aligned}$$

另外,根据 S_0, S_1 和 S_2 之间的约束条件和阈函数的互斥关系,当 $CL = 2$, 且 S_1 和 S_2 反馈到与非门 C 时,

$$S_0 = \overline{S_1 \cdot S_2} = \overline{{}^2P^2 \cdot {}^1P^1} = {}^0\bar{P}^0$$

所以, P 运算电路的 ${}^0P^0$ 输出端可以省去,而

$${}^1P = {}^1J^1 \cdot {}^0Q^0 + {}^0K^0 \cdot {}^1Q^1 + {}^2L^2 \cdot {}^2Q^2 = \overline{{}^1J^1 \cdot {}^0Q^0 \cdot {}^0K^0 \cdot {}^1Q^1 \cdot {}^2L^2 \cdot {}^2Q^2}$$

$${}^2P = {}^2J^2 \cdot {}^0Q^0 + {}^1K^1 \cdot {}^1Q^1 + {}^0L^0 \cdot {}^2Q^2 = \overline{{}^2J^2 \cdot {}^0Q^0 \cdot {}^1K^1 \cdot {}^1Q^1 \cdot {}^0L^0 \cdot {}^2Q^2}$$

2. 译码器

图 1 中的译码器事实上为一阈函数发生器。它可以用文献[6]提出的 TTL 符合非门实现。但为了化简触发器电路,使该符合非门在产生阈非函数的同时,又能和 ${}^1Q^i$ 相与,并具有被“0”信号阻塞的能力,所以必须扩充该符合非门的逻辑功能。扩充后的电路如图 2(a) 所示(虚线框内为扩充部分)。为了讨论该电路,需要在原有运算的基础上,再引入两种新的运算:

符合运算^[6]:

$$x \odot y \triangleq \begin{cases} 2, & \text{如 } x = y \\ 0, & \text{如 } x \neq y \end{cases}$$

大于等于运算^[7]:

$$x \otimes y \triangleq \begin{cases} 2, & \text{如 } x \geq y \\ 0, & \text{如 } x < y \end{cases}$$

这样,可以写出图 2 电路的逻辑表达式为

$$f = \overline{(x_1 \odot x_2) \cdot [(y_1 \cdot y_2) \otimes y_3]}$$

当 x_2 固定为 i ($i = 0, 1, 2$), y_3 固定为 1 时^[6],

$$f = \overline{x^i \cdot [(y_1 \cdot y_2) \otimes 1]},$$

如果定义, $x_1 \in \{0, 1, 2\}$, $y_1, y_2 \in \{0, 2\}$, 那么, $\overline{x^i \cdot [(y_1 \cdot y_2) \otimes 1]}$ 和 $\overline{x^i \cdot y_1 \cdot y_2}$ 的真值表如表 1 所示。

表 1 两种不同函数在指定条件下的真值表

y_1	y_2	$\overline{x^i \cdot [(y_1 \cdot y_2) \otimes 1]}$	$\overline{x^i \cdot y_1 \cdot y_2}$
0	0	2	2
0	2	2	2
2	0	2	2
2	2	$\overline{x^i}$	$\overline{x^i}$

从表 1 可以看出, 图 2 所示的电路在满足限制条件 $y_1, y_2 \in \{0, 2\}$ 时, 可以实现 $\overline{x^i \cdot y_1 \cdot y_2}$ 运算。该电路的图形符号如图 2(b) 所示。




图 2 带控制输入的阈非门

(a) 电路图 (b) 图形符号

五、维持阻塞线和预置线的设计

三值维持阻塞 JK 触发器完整的电路设计如图 3 所示。其中实线表示维持线和阻塞线,虚线表示预置线。

1. 维持阻塞线

为了使触发器实现边沿操作, 必须加线①—⑤所示的维持线和阻塞线。当 $S_2 = 0$, $S_1 = S_0 = 2$ 时, 反馈到门 B 和门 C 的线①使这两个门电路阻塞, 保持 $S_1 = S_0 = 2$; 反馈到门 D 的线④使 $P^2 = 2$, 即维持 $S_2 = 0$, 所以线④为触发器的置 2 维持线, 线①为触发器的置 2 阻塞线。同理, 当 $S_1 = 0$, $S_2 = S_0 = 2$ 时, 线⑥为置 1 维持线, 线②为置 1 阻塞

线。当 $S_0 = 0, S_2 = S_1 = 2$ 时，线③使 ${}^2P^2 = {}^1P^1 = 0$ ，阻塞了门 A 和门 B，使 $S_2 = S_1 = 2$ 不变，由于在时钟脉冲期间， $S_0 = \overline{S_1} \cdot S_2$ ，所以，线③同时又维持 $S_0 = 0$ 。因此线③既是置 0 维持线，又是置 0 阻塞线。

2. 预置线

由于本文触发器与文献[3, 4]提出的 D 触发器和 T 触发器是同一系列，所以必须具有完善的预置功能，即可通过单一的预置电平来预置触发器到任何一个状态(0, 1, 2)。为此，需要增加线⑥—⑧所示的预置线。当 $CL = 0$ 时， $S_2 = S_1 = S_0 = 2$ ，显然，置 $S_{D_2} = 0$ 能使 ${}^0Q^i = 2$ 。当 $CL = 2$ 时，若 $S_{D_2} = 0$ ，线⑧作用于 Latch 的同时，还作用于门 D 和门 B，使 ${}^2P^2 = 2, S_1 = 2$ ，从而保证 $S_2 = 0, S_1 = S_0 = 2$ 。这样，即使在时钟脉冲期间预置信号消失，触发器也能保持原来的预置结果。所以线⑧是触发器的置 2 预置线，同理，线⑦是触发器置 1 预置线。若 $S_{D_0} = 0$ ，线⑥作用于 Latch 的同时，还作用于门 A 和门 B，使 $S_2 = S_1 = 2$ ，从而使 $S_0 = \overline{S_1} \cdot \overline{S_2} = 0$ ，因此，线⑥是触发器的置 0 预置线。




图 3. 三值维持阻塞 JKL 触发器
(a) 电路图 (b) 图形符号

六、全二值结构的三值维持阻塞 JKL 触发器

根据前面推导的 P 运算公式，若直接用 ${}^1J^1, {}^2J^2, {}^0K^0, {}^1K^1, {}^0L^0, {}^2L^2$ 作为激励输入，可以得到全二值结构的三值维持阻塞 JKL 触发器如图 4(a) 所示。图 4(b) 表示它的图形符号。

这种三值触发器不管信号形式还是内部结构都具有二值的特点，从而带来了三值信号易于与二值信号一起处理以及可以用传统的二值集成电路工艺把三值电路与二值电路做在同一块片子上等优点。

例如，用一个图 4 所示的三值维持阻塞 JKL 触发器和两个二值维持阻塞 T 触发器^[5]，可以设计一个 821 B^2TCD 码混值十进制加法计数器^[8]，如图 5 所示。这种混值计数器功能上完全与传统的 8421 BCD 码加法计数器相同，但它只有两个冗余态，提高了





图 4 全二值结构的三值维持阻塞 JKL 触发器
(a) 电路图 (b) 图形符号

工作可靠性，并且电路中所使用的门电路均为二值门，电路结构简单。（图中，三值信号用 0, 1/2, 1 表示，二值逻辑电平取三值中的 0, 1。）

图 5 混值 821 B²TCD 码加法计数器电路

七、结 论

综上所述,本文提出的三值维持阻塞 JKL 触发器具备了引言中指出的四个特点。通过对该触发器用 SPICE II 进行模拟和对用 TTL 门电路组成的实验电路测试表明,它能实现预期的逻辑功能。这种触发器与文献[2—4]提出的各种触发器一起组成了一个完整的三值触发器系列。

另外,由于该触发器的基本部分由二值门电路组成,它的好处是,可以利用已有的二值电路工艺技术。若直接用 6 个二值信号 ${}^1J^1, {}^2J^2, {}^0K^0, {}^1K^1, {}^0L^0, {}^2L^2$ 作为激励输入,那么该触发器就全部由二值电路组成。这种触发器既具有三值特点,又可以用二值工艺实现,因此它最适合于应用到二/三混值电路中去^[9]。

参 考 文 献

- [1] Z. G. Vranesic, *IEEE Trans. on C*, **C-26**(1977), 1181—1182.
- [2] 吴训威、陈僧雄,中国科学 A 辑,**28**(1985)7,643—654.
- [3] 吴训威、陈僧雄,科学通报,**31**(1986)19,1457—1459.
- [4] 庄南,科学通报,**33**(1988)12,906—908.
- [5] 罗朝杰,数学逻辑设计基础(下册),人民邮电出版社,1983 年,第 31—39 页。
- [6] 吴训威、庄南、胡国安,杭州大学学报(自然科学版),**12**(1985)1,62—69.
- [7] 吴训威、陈僧雄,电子学报,1988 年,第 3 期,第 35—41 页。
- [8] X. Wu, F. Prosser, Binary-ternary Mixed-Valued Counter, Proc. IEEE Int. Symp. on MVL, U.S.A.(1987), pp. 53—60.
- [9] 陈僧雄、吴浩敏:电子学报,1989 年,第 4 期,第 75—80 页。

RESEARCH INTO TERNARY EDGE-TRIGGERED JKL FLIP-FLOP

Wu Haomin Zhuang Nan
(Hangzhou University, Hangzhou)

Abstract The design of ternary edge-triggered JKL-type flip-flop is proposed. The computer simulation and the test in experimental circuit made up with TTL gate show this flip-flop has the expected logic functions.

Key words Multiple-value logic; Flip-flop; Logic design