

# 一种新的 ASM 设计法\*

庄 南

(宁波师范学院计算中心,宁波 315211)

吴 浩 敏

(杭州大学电子工程系,杭州 310028)

**摘要** 本文提出了用纯二值结构的三值触发器作为基本存贮单元的 ASM one-zero-hot 设计法。

**关键词** 触发器;时序电路;多值逻辑

## 1. 引言

用 ASM 方法设计同步时序电路,由于具有算法与产生它的电路之间有直接的一一对应关系,逻辑清晰,设计简便的特点而得到广泛的应用。ASM 有两种设计方法,即多路选择器控制法和单一状态触发器法(one-hot 法)。当状态数大于 16 时,一般采用 one-hot 法<sup>[1]</sup>。one-hot 法,除上述优点外,还具有输出无需译码等优点。然而它的缺点是触发器利用率低,冗余态多。为此,文献[2]提出了 one-zero-hot 控制器电路设计,对  $n$  状态控制器来说,使所需的触发器数从原来的  $n$  个减少到  $n - 1$  个,而冗余态数从原来的  $2^n - n$  个减少到  $2^{n-1} - n$  个。

本文把纯二值结构的三值三轨触发器引入到 one-zero-hot 法设计中,进一步减少了实现相同状态数的同步时序电路所需的触发器和可能产生的冗余态数。既降低了系统的成本,又提高了可靠性。

## 2. 具有三轨输入和三轨输出的三值触发器

文献[3—6]提出了一套完整的三值触发器系列。本文选用文献[5]提出的三值 D 触

表 1 三值 D 触发器的状态表

D	${}^0D^0$	${}^{1/2}D^{1/2}$	${}^1D^1$	$Q_+$	${}^0Q_+^0$	${}^{1/2}Q_+^{1/2}$	${}^1Q_+^1$
0	1	0	0	0	1	0	0
$1/2$	0	1	0	$1/2$	0	1	0
1	0	0	1	1	0	0	1


1992.02.28 日收到,1992.08.20 定稿。

\* 浙江省自然科学基金资助课题

庄 南 男,1959 年生,副教授,目前从事近代数字理论和多值逻辑方面的研究工作。

吴 浩 敏 男,1964 年生,博士研究生,正从事近代数字理论和多值逻辑方面的研究工作。

发器作为基本存贮单元。它的 2 种结构如图 1(a) 和图 1(b) 所示。其中图 1(b) 所示的触发器全部由传统的二值门电路组成,  $CL$  为时钟脉冲。与二值 D 触发器一样, 三值 D 触发器也属于存贮型触发器。它们的状态表如表 1 所示。



(a) 三值结构的 D 触发器 (b) 纯二值结构的 D 触发器

图 1 三值 D 触发器

根据表 1 可得

$$\left. \begin{array}{l} {}^1Q_+^1 = {}^1D^1 \\ {}^{1/2}Q_+^{1/2} = {}^{1/2}D^{1/2} \\ {}^0Q_+^0 = {}^0D^0 \end{array} \right\} \quad (1)$$

根据阈函数的互斥关系

$${}^0Q^0 \cdot {}^{1/2}Q^{1/2} - {}^0Q^0 \cdot {}^1Q^1 = {}^{1/2}Q^{1/2} \cdot {}^1Q^1 = 0; {}^0Q^0 + {}^{1/2}Q^{1/2} + {}^1Q^1 = 1 \quad (2)$$

图 1(b) 所示的 D 触发器的三轨输出信号  ${}^0Q^0$ ,  ${}^{1/2}Q^{1/2}$ ,  ${}^1Q^1$  中, 只有 2 个信号是相对独立的, 所以本文选取  ${}^{1/2}Q^{1/2}$  和  ${}^1Q^1$  作为输出信号。这样, 1 只三值触发器可以起到 2 只二值触发器的作用。例如, 若将三值 D 触发器按图 2 所示的方式连接, 只要输入端  ${}^{1/2}D^{1/2}$  和  ${}^1D^1$  满足阈函数的互斥条件,  ${}^{1/2}Q^{1/2}$  与  ${}^1Q^1$  之间将保持移位关系。


### 3. $2m$ 状态环形计数器

本文先考虑 1 种最简单的同步时序电路——环形计数器。用文献 [2] 提出的 one-zero-hot 法设计的该计数器如图 3(a) 所示。该计数器具有自校正能力<sup>[2]</sup>。它比用 one-hot 法设计少用 1 只触发器并减少  $2^{2m-1}$  个冗余态。然而, 在本文设计方法中, 只需要  $m$  只三值触发器即可实现该  $2m$  状态环形计数器。它的电路图如图 3(b) 所示。该环形计数器的输出序列为:  ${}^{1/2}Q_1^{1/2} {}^{1/2}Q_2^{1/2} \dots {}^{1/2}Q_m^{1/2} {}^1Q_1^1 {}^1Q_2^1 \dots {}^1Q_{m-1}^1 S$ 。它同样具有自校正能力<sup>[2]</sup>。另外, 由于三值触发器的  $({}^{1/2}Q^{1/2}, {}^1Q^1)$  组合中, 不可能存在  $(1, 1)$  组合, 所示  $2m$  状态环形计数器的冗余态数仅为  $3^m - 2m$  个。

### 4. $2m + 1$ 状态环形计数器


由于本文把三值触发器中的  ${}^{1/2}Q^{1/2}$  和  ${}^1Q^1$  当作相对独立的二值变量来使用, 所以用上述方法只能构造  $2m$  状态同步时序电路。为此, 参照文献 [2], 设触发器  $D_1$  的  ${}^{1/2}D_1^{1/2}$  端激励输入为

$${}^{1/2}D_1^{1/2} = {}^{1/2}Q_1^{1/2} + {}^{1/2}Q_2^{1/2} + \dots + {}^{1/2}Q_m^{1/2} + {}^1Q_1^1 + {}^1Q_2^1 + \dots + {}^1Q_m^1 \quad (3)$$

图3  $2m$  状态环形计数器

(a) 传统 one-zero-hot 法设计的计数器  
 (b) 基于三值触发器的 one-zero-hot 法设计的计数器

根据(3)式, 只有当系统处在  $00\cdots 0$  状态时,  $\frac{1}{2}D_1^{1/2}=1$ ; 在所有其它状态下均有  $\frac{1}{2}D_1^{1/2}=0$ 。若把  $\frac{1}{2}D_1^{1/2}$  端当作第  $2m+1$  位输出端, 该时序系统就实现了零动操作, 如图 4 所示。同理, 它具有自校正能力。该计数器的冗余态只有  $3^m - 2m - 1$  个。

图4  $2m+1$  状态环形计数器

## 5. 一般同步时序电路

以下通过一个实例来讨论本文提出的基于三值触发器的 one-zero-hot 法在一般同步时序电路设计中的应用。

**例** 设计一序列信号检测器, 用以检测串行码组 1110010, 当检测到此码组时, 输出为 1, 其它情况下输出均为 0。

根据设计要求, 可以画出 ASM 图如图 5 所示<sup>[4]</sup>。在该时序系统中, 共有 8 个状态, 即  $P, Q, R, S, N, V, W$  和  $M$ 。为实现这些状态, 需要用 4 个三值 D 触发器。从 ASM 图可以看出,  $P$  状态具有最复杂的激励函数, 所以定义  $P = \frac{1}{2}Q_4^1$ , 其它各状态可定义为  $Q =$

${}^{1/2}Q_1^{1/2}$ ,  $R = {}^{1/2}Q_2^{1/2}$ ,  $S = {}^{1/2}Q_3^{1/2}$ ,  $N = {}^{1/2}Q_4^{1/2}$ ,  $V = {}^1Q_1^1$ ,  $W = {}^1Q_2^1$ ,  $M = {}^1Q_3^1$ . 这样, 4 个三值触发器各输入端的激励函数为

$$\begin{aligned} {}^{1/2}D_1^{1/2} &= {}^1Q_4^1 \cdot x + {}^{1/2}Q_4^{1/2} \cdot \bar{x} \\ {}^{1/2}D_2^{1/2} &= {}^{1/2}Q_1^{1/2} \cdot x + {}^1Q_2^1 \cdot \bar{x} \\ {}^{1/2}D_3^{1/2} &= {}^{1/2}Q_2^{1/2} \cdot x + {}^{1/2}Q_3^{1/2} \cdot \bar{x} \\ {}^{1/2}D_4^{1/2} &= {}^{1/2}Q_3^{1/2} \cdot \bar{x}, \\ {}^1D_1^1 &= {}^{1/2}Q_4^{1/2} \cdot \bar{x} \\ {}^1D_2^1 &= {}^1Q_1^1 \cdot x, \\ {}^1D_3^1 &= {}^1Q_2^1 \cdot \bar{x} \end{aligned}$$

输出函数:  $Z = {}^1Q_3^1$

利用状态变量的互斥性, 可以直接用

$${}^{1/2}Q_1^{1/2} + {}^{1/2}Q_2^{1/2} + {}^{1/2}Q_3^{1/2} + {}^{1/2}Q_4^{1/2} + {}^1Q_1^1 + {}^1Q_2^1 + {}^1Q_3^1$$

来替代  ${}^1Q_4^1$  (即状态  $P$ ), 这样可以省略系统中最复杂的激励函数  ${}^1D_4^1$ .

以前例为例, 将使用本文所得的结果与使用文献[1, 2]所得结果作一对比, 如表 2 所示.

## 6. 结论

与传统的 one-zero-hot 法相比, 本文提出的基于三值触发器的 one-zero-hot 法具有使用触发器少, 冗余态少、设计简便等优点, 而且信号形式上还与传统二值 one-zero-hot 法设计的电路完全兼容, 从而, 本文为时序电路设计提供了一种新的手段.

表 2

性 能 设计方 案	文 献 [1]	文 献 [2]	本 文
激 励 函 数 电 路 价 代 (输 入 端 总 数)	36	31	31
触 发 器 数	8	7	4
冗 余 态 数	248	120	73

## 参 考 文 献

- [1] F. Prosser, *The Art of Digital Design*, Englewood Cliffs, (1987), p. 181.
- [2] F. Prosser, X. Wu, *Int. J. Electron.*, 64(1988)3, 399—407.
- [3] 吴训威, 陈偕雄, 中国科学 (A辑), 28(1985)7, 643—654.
- [4] 庄南, 科学通报, 33(1988)12, 906—908.
- [5] 吴训威, 陈偕雄, 科学通报, 31(1986)19, 1457—1459.
- [6] N. Zhuang, H. Wu, *Electron. Lett.*, 26(1990)15, 1145—1146.
- [7] H. Wu, N. Zhuang, *Int. J. Electron.*, 71(1991)5, 821—826.




图 5 检测器的 ASM 图

## A NEW ASM DESIGN METHOD

Zhuang Nan

(*Computing Center, Ningbo Normal College, Ningbo 315211*)

Wu Haomin

(*Hangzhou University, Hangzhou 310028*)

**Abstract** An ASM one-zero-hot design method of using ternary flip-flops with binary construction as storage cells is presented in this paper.

**Key words** Flip-flops; Sequential circuits; Multiple-valued logic